JEDEC 正在开发一项名为 SPHBM4 的新内存标准，旨在通过使用成本更低的有机基板来集成更多内存堆叠，从而提升 GPU 等设备的总内存容量。该技术通过大幅减少引脚数量，并利用高速串行化技术来维持与 HBM4 相同的带宽。虽然这有望降低制造成本并解决内存瓶颈，但该标准仍在制定中，其最终成功与否取决于主要内存供应商的支持。
新标准的目标：更多内存，更远距离
JEDEC 固态技术协会正在开发一种名为 标准封装高带宽内存 (SPHBM4) 的新规范。
其核心目标非常明确：允许内存堆叠与处理器之间的物理距离更长，从而为在单个设备（如 GPU）上集成 更多的 HBM 内存堆叠 创造条件，最终实现更高的总内存容量。
技术核心：引脚减少，带宽不变
SPHBM4 的实现方式相当巧妙，它在不牺牲性能的前提下对物理设计进行了精简。
- HBM3: 拥有 1024 个引脚。
- HBM4: 引脚数翻倍至 2048 个。
- SPHBM4: 引脚数大幅减少至 512 个，仅为 HBM4 的四分之一。
那么带宽如何保持不变？SPHBM4 通过更高的运行频率和 4:1 串行化技术 来弥补引脚的减少。简单来说，一个 SPHBM4 引脚在带宽方面可以完成四个 HBM4 引脚的工作。
主要优势：更低成本与更高容量
引脚数量的减少带来了两个关键优势。
首先，更少的引脚意味着引脚之间的间距可以更宽。这一变化使得内存可以被安装在 成本更低的有机基板 上，而不再需要传统上更昂贵、更精密的硅基板。这直接关系到 制造成本的降低。
其次，有机基板支持内存与处理器之间有更长的物理连接距离。这为在单个封装上集成 更多的 SPHBM4 内存堆叠 提供了可能性，从而突破现有 HBM4 方案的容量限制。
- 优势一: 通过使用有机基板，降低制造成本。
- 优势二: 通过支持更多内存堆叠，增加设备的总内存容量。
未来的挑战与不确定性
尽管 SPHBM4 的前景光明，但它仍然面临一些现实挑战。
要实现这一新标准，需要重新设计内存底部的基础逻辑芯片。更重要的是，这项技术的推广和应用完全依赖于 行业主要参与者的支持。
HBM 市场的三大供应商——三星、SK 海力士和美光——必须确信 SPHBM4 带来的收益足够大，值得他们投入资源进行开发和生产。
JEDEC 在公告中也明确指出，标准在开发过程中 仍有可能发生变化。因此，SPHBM4 最终能否成为行业主流，仍是一个悬而未决的问题。